Ki jan yo elimine danje elektrisite estatik?
Elektrisite estatik danjere nan nenpòt pwodwi elektwonik, men efektivman anpeche li se yon pi gwo priyorite nan endistri elektwonik la.
I. Mal ESD pou Chips yo: Òdinatè yo konpoze de ankadreman sikwi, epi tablo jodi a yo sitou fabrike ak teknoloji MOS. Sikui yo trè sansib a gwo vòltaj elektwostatik egzeyat (ESD). Lè yon moun oswa yon objè ki pote elektrisite estatik manyen aparèy sa yo, ESD rive. Lè segondè vòltaj la nan ESD enpak sikwi MOS la, fim nan oksid entèn yo kraze ak domaje, sa ki lakòz domaj imedya oswa fonksyone byen nan eleman yo. Natirèlman, aparèy ki sibi ESD anjeneral pa imedyatman fonksyone byen, se poutèt sa pifò moun pa peye atansyon sou ESD. An reyalite, elektrisite estatik se omniprésente nan lavi chak jou. Eksperyans montre ke elektrisite estatik ke moun ka santi se omwen 3.5kV, elektrisite estatik ki ka tande a se omwen 4.5kV, ak elektrisite estatik ki lakòz yon flash sou yon chanday ka rive nan plis pase 5kV.
Anplis aparèy ki domaje dirèkteman, ESD kapab tou pwovoke yon efè latch-(oswa efè redresman kontwole parazit Silisyòm) nan sikui MOS. Sa lakòz yon ogmantasyon siyifikatif nan aktyèl entèn nan MOS la, ki lakòz fonksyone byen lojik entèn ak sa yo -yo rele efè latch-. Yon fwa yon sikwi MOS fèmen, li pral rete fèmen endefiniman toutotan ekipman pou pouvwa a pa dekonekte, potansyèlman boule kous la oswa degrade pèfòmans li sou tan. Pa egzanp, si yon òdinatè pa fonksyone byen (sourit pa travay, alam enprimant) akòz cho-konektè yon enprimant konekte, premye mezi ratrapaj la se fèmen òdinatè a imedyatman.
Se poutèt sa, òganizasyon entènasyonal yo te espesyalman devlope estanda ki koresponn yo, klase ESD-fou elektrik pwovoke nan kategori sa yo:
1. Defo ESD pandan operasyon an: Lè yon moun k ap opere òdinatè a pote elektrisite estatik epi li manyen eksteryè òdinatè a, tankou klavye, sourit, oswa bouton reset, ESD ka lakòz defo òdinatè sa yo: rekòmanse òdinatè, pran yon poz, oswa aksidan. Sa yo ka mande pou yon reset oswa re-enstalasyon nan lojisyèl, oswa menm ranplasman pyès ki nan konpitè.
2. Fòt ESD pandan antretyen: Lè yon moun k ap opere òdinatè a pote elektrisite estatik epi li manyen pati metal kondiktif andedan ka òdinatè a, tankou tablo sikwi entèn oswa kat, fot ki anwo yo ka rive.
3. Depanaj ESD Fòt: Si yon moun ki opere yon òdinatè pote elektrisite estatik epi li manyen CPU a, tablo sikwi, elatriye, ESD ka lakòz domaj nan eleman sa yo.
II. Mezi pou Elimine ESD
1. Bon Grounding: Òdinatè modèn yo jeneralman gen yon fil tè. Fil tè sa a, ansanm ak fil kouran AC ak fil tè, konekte ak de ti kondansateur. Pòv tè a ka lakòz yon ti chòk elektrik (sèlman 110V, ti kouran) pou moun ki sansib jis lè yo manyen metal ka òdinatè a. Chips ka kenbe tèt ak vòltaj byen lwen mwens pase 110V, kidonk si ekipman òdinatè (tankou lame a, enprimant, monitè, elatriye) pa konplètman chita, pò a enprimant ak kat grafik yo pral domaje. Anpil bann pouvwa enferyè parèt tankou twa-sistèm fil, men fil tè entèn yo pa konekte ditou; itilizatè yo ta dwe peye atansyon espesyal lè yo achte yo.
2. Anbalaj Chip ak Circuit Board: Manifakti yo jeneralman peye anpil atansyon sou ESD, ak Pwodwi pou Telefòn òdinatè yo pake nan sache anti-estatik anvan yo kite faktori a. Materyèl anbalaj ak pwopriyete izolasyon bon yo gen tandans fè jenerasyon ESD, tankou vlope jarèt ak plastik kim; materyèl sa yo pa apwopriye pou anbalaj Pwodwi pou Telefòn òdinatè.
3. Manyen Elektrisite Estatik pou Operatè ak Pèsonèl Antretyen: Operatè òdinatè yo dwe toujou sonje danje ki genyen nan ESD epi evite manyen tablo sikwi entèn yo otank posib. Si kontak ak sikwi entèn se inevitab, sèvi ak yon bag tè sou dwèt ou.
4. Jesyon Elektrisite Estatik nan Espas Travay la: Kote Travay ki gen resous yo ta dwe itilize planche anti-estatik (Remak: Mache sou tapi ka fasilman jenere elektrisite estatik wo-, ak imidite ki ba andedan kay la ka fasilman jenere elektrisite estatik). Nivo imidite ideyal la se 40% -60%.
5. Amelyore ESD Rezistans pa monte chips sou tablo sikwi: chips endividyèl yo gen rezistans ESD ki ba, men aliye chips sou tablo sikwi bay siyifikativman pi wo rezistans ESD. Sa a se prensip ki dèyè kout -sirkwit broch yo nan chips CMOS fasil domaje anvan transpòte yo.
6. Grounding obligatwa tou pou mezire enstriman yo ak fè soude pandan operasyon an.