Ki jan yo elimine danje elektrisite estatik
Elektrisite estatik poze yon menas pou tout pwodwi elektwonik; efektivman anpeche li se yon pi gwo priyorite nan endistri elektwonik la.
I. Danje ESD pou Chips: Òdinatè yo konpoze de sikwi ak kat, pifò ladan yo yo fabrike ak teknoloji MOS; sikui ki anndan yo yo trè sansib a elektrisite estatik wo -. Lè yon moun oswa yon objè ki pote yon chaj estatik manyen eleman sa yo, yon Dechaj Electrostatic (ESD) rive. Lè gwo -elektrik estatik vòltaj frape yon sikwi MOS, kouch oksid entèn la ka twou oswa detwi, sa ki lakòz eleman nan echwe imedyatman oswa fonksyone byen. Natirèlman, eleman ki sibi ESD pa toujou echwe imedyatman-ki se poutèt sa anpil moun souzèstime pwoblèm nan. An reyalite, bay elektrisite estatik omniprésente nan lavi chak jou, eksperyans montre ke elektrisite estatik dwe rive nan omwen 3.5 kV yo dwe santi, plis pase 4.5 kV yo dwe tande, ak plis pase 5 kV yo pwodwi etensèl vizib (tankou sa yo wè sou yon chanday).
Anplis de sa ki lakòz domaj fizik dirèk, ESD ka deklanche yon efè "latch-up" (ke yo rele tou efè tiristor parazit) nan sikui MOS. Sa a lakòz yon gwo vag nan aktyèl entèn ak yon echèk nan fonksyon lojik entèn yo. Yon fwa yon kous MOS antre nan eta sa a latched, li rete fèmen osi lontan ke ekipman pou pouvwa a konekte; latching pwolonje ka boule kous la oswa degrade pèfòmans li. Pa egzanp, si "cho-konekte" yon kab enprimant lakòz malfonksyònman òdinatè (tankou yon sourit ki pa reponn oswa alèt sou enprimant erè), remèd imedya a se fèmen òdinatè a.
Pou adrese sa, òganizasyon entènasyonal yo te etabli estanda espesifik ki kategorize echèk elektrik ki gen rapò ak ESD-jan sa a:
1. Echèk operasyon ESD: Sa yo rive lè yon itilizatè ki pote yon chaj estatik manyen eksteryè òdinatè a-tankou klavye, sourit, oswa bouton reset. Sa ka mennen nan pwoblèm tankou rdemare inatandi, poz, oswa aksidan sistèm. Ka minè yo ka mande pou yon reset sistèm oswa re-enstalasyon lojisyèl, pandan ke ka grav yo ka mande pou ranplasman pyès ki nan konpitè.
2. Echèk antretyen ESD: Sa yo rive lè yon itilizatè ki pote yon chaj estatik manyen pati metal kondiktif andedan ka òdinatè a. Pa egzanp, manyen tablo sikwi entèn oswa kat ak men yon moun ka deklanche echèk yo mansyone pi wo a. 3. Fòt ESD pandan antretyen oswa reparasyon: Si yon moun k ap okipe òdinatè a pote yon chaj estatik epi li manyen konpozan tankou CPU a oswa tablo sikwi, ESD ki kapab lakòz yo ka domaje pati yo.
II. Mezi pou Elimine ESD
1. Bon baz: Òdinatè modèn yo anjeneral gen ladann yon fil tè ki konekte ak opinyon AC pouvwa a; se liy tè sa a lye ak liy yo ap viv ak net atravè de ti kondansateur. Pòv tè ka lakòz itilizatè sansib yo santi yon chòk elektrik twò grav lè yo manyen chasi metal la (ki enplike 110V men aktyèl trè ba). Piske chips yo gen yon tolerans vòltaj ki pi ba anpil pase 110V, echèk nan byen tè tout ekipman òdinatè (tankou inite sistèm nan, enprimant, ak monitè) ka lakòz domaj nan eleman tankou pò enprimant ak kat grafik. Anpil ti -bon kalite pouvwa parèt gen yon konsepsyon twa-pin men yo manke yon koneksyon tè entèn aktyèl; itilizatè yo ta dwe patikilyèman pridan sou sa lè yo achte.
2. Anbalaj pou transpò chip ak sikwi: Manifakti yo jeneralman priyorite pwoteksyon ESD, lè l sèvi avèk sache anti-estatik pou konpozan òdinatè anvan chajman. Materyèl anbalaj ki gen gwo pwopriyete izolasyon -tankou vlope jarèt oswa polistiren-yo gen tandans fè ESD epi yo pa apwopriye pou anbalaj konpozan òdinatè.
3. Jere elektrisite estatik sou pèsonèl yo: Operatè yo ak teknisyen yo dwe rete toujou okouran de risk ki genyen nan ESD epi evite manyen tablo sikwi entèn yo chak fwa sa posib. Si kontak ak sikwi entèn nesesè, yo ta dwe mete yon braslè ponyèt tè.
4. Jere elektrisite estatik nan espas travay la: Lè sa posib, yo ta dwe enstale planche anti-estatik (nòt: mache sou tapi ka fasilman jenere elektrisite estatik segondè-, menm jan ak imidite ki ba andedan kay la). Ranje imidite ideyal la se 40%-60%.
5. Monte chips sou tablo sikwi pou amelyore rezistans ESD: chips endividyèl yo gen rezistans ESD ki ba, tandiske monte yo sou tablo sikwi amelyore rezistans yo. Prensip sa a eksplike poukisa bato CMOS vilnerab yo souvan transpòte ak broch yo kout -sirkuite ansanm.